搜索资源列表
SPL_TOP
- 7 segment up-counter for Quartus II 4.
bujindianjikongzhi
- 在quartus II下用verilog编写的步进电机位置控制程序，其中包含7个子模块和1个顶层模块，本程序层次清晰、功能明确。乃个人收藏，推荐大家下载学习！-Verilog in quartus II, prepared under the stepper motor with position control program, which contains seven sub-modules, and a top-level module, the program-level clarity
190.7_Freq_divider
- QUARTUS II环境下VHDL编写的小数点分频器程序，实现190.7分频，可以将50MHz时钟频率分频成约等于2^21Hz频率，方便特殊情况下的运算-QUARTUS II, prepared under the decimal divider VHDL program to achieve 190.7 frequency, you can divide into a 50MHz clock frequency is about equal to 2 ^ 21Hz frequency, eas
altera_de2_vhdl
- Tutorial of VHDL with Altera DE2 board: quartus II and DE2 board The target do the BCD sum of input data coded with the switches and display the result on 7 segment display
segment_7
- 在QUARTUS II用VHDL语言开发的7位数码管显示源码-In QUARTUS II VHDL language developed seven digital display source
Part5
- Display eight 7-segment displays on the DE2 board using Quartus -Display eight 7-segment displays on the DE2 board using Quartus II
led_0_7
- 八位数码管动态显示0-7,Quartus II VHDL设计语言-Eight digital tube dynamic display 0-7, Quartus II VHDL design language
DE2_NET
- DE2开发板例程源码，FPGA:EP2C35F256C6，代码基于quartus II 9.0以上的版本（随板光盘的为7.2的版本，在9.0以上的版本上编译通不过会报错）。该代码主要功能为FPGA对以太网通信，与PC机通信-In this demonstration, we will show how to send and receive Ethernet packets using the Fast Ethernet controller on DE2 board. We use the
DE2_NIOS_HOST_MOUSE_VGA
- 本代码为DE2开发板例程源码（EP2C35F672C6），项目基于quartus II 9.0（随板光盘为7.2版本以下，在9.0版以上编译会报错）。本项目实现一个USB画笔功能，通过FPGA控制USB口，USB口接上鼠标，通过XGA口外界显示设备，实现显示设备对鼠标移动轨迹的显示。-In this demonstration, we implement a Paintbrush application by using a USB mouse as the input device.This
DE2_TV
- 本代码为Altera DE2开发板例程源码，（FPGA：EP2C35F672C6）quartus II 9.0以上可以编译（随板源码为7.2以下版本，在9.0以上版本编译会报错）。本代码实现一个音视频播放器TV_BOX。-This demonstration plays video and audio input a DVD player using the VGA output and audio CODEC on the DE2 board. There are two major bl
Example-b8-2
- 使用ModelSim对Altera设计进行时序仿真的简要操作步骤 1.建立工程，设置仿真工具选项参数 2.使用Quartus II编译工程 3.建立仿真工程 4.Altera仿真库的编译与映射 5.编译HDL源代码和Testbench 6.启动仿真器并加载设计顶层 7.打开观测窗口，添加信号 8.执行仿真-Using ModelSim Altera design for timing simulation of brief steps 1. Establish pro
HM74BM
- 在QUARTUS II上实现（7,4）汉明码编码VHDL语言设计-(7,4)Hamming encode
HM74YM
- 在QUARTUS II上实现（7,4）汉明码的译码VHDL语言设计-(7,4)Hamming decoder
Digital-Frequency-Meter
- 该数字频率计使用EDA软件QUARTUS II编写，实现以下的3个功能： 1. 测试频率范围为：1Kz~99999999Hz， 2. 基准信号频率为1MHz； 3. 用8位十进制7段数码显示译码器显示所测信号的频率值。 -The digital frequency meter using EDA software QUARTUS II prepared to fulfill the following three functions: 1. Test frequency rang
test3
- 本实验的任务就是利用 Quartus II 软件的文本输入，产生一个基本触发器， 触发器的形式可以是与非门结构的，也是可以或非门结构的。实验中用按键模块 的用键 7 和键 8 来分别表示 R 和 S，用 LED 模块的 LED D1 和 LED D2 分别表示 Q 和Q 。在 R 和 S 满足式（ 2）的情况下，观察 Q 和Q 的变化。-The experiment task is to use Quartus II software, text input, generates a